

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02159047 A

(43) Date of publication of application: 19.06.90

(51) Int. CI

H01L 21/60 H05K 3/34

(21) Application number: 63314150

(22) Date of filing: 13.12.88

(71) Applicant:

FUJITSU LTD

(72) Inventor: 👵

NAKANISHI TERU YAMADA TAKESHI KARASAWA KAZUAKI

(54) FLUXLESS JOINING METHOD


(57) Abstract:

PURPOSE: To achieve junction without using any flux at the time of mounting a parts by allowing two kinds of metals A and B, where a melting point lowers to a temperature below room temperature in the case of formation of an alloy, to be subjected to the formation of fluxing alloy at room temperature and then cooling to operating temperature of parts.

CONSTITUTION: An Au9 is deposited at both terminal regions of a silicon chip 7 and an alumina substrate 8 up to thickness of 1000&angst, and then ln10 is deposited to a thickness of 100μ on it. Then, a Ga piece 11 which is of the same size and thickness as the deposited ln is placed on the ln10 of terminal region of the alumina substrate 8. In this case, the total amount of the deposited ln10 is equal to approximately 17% in capacity ration of the total amount of a Ga piece 11 and the ln10 and approximately 24% in weight ratio and it is fluxing state at 20°C in the case of alloy state. Thus, the ln10 and Ga11 are put into contact, a pressure of $20\text{-}100\text{g/cm}^2$ is applied to. Then, the ln10 and the Ga11 are fused together, thus resulting in an InGa alloy 12.

If it is left at 0°C for five minutes, it is coagulated and fusing joining is completed.

COPYRIGHT: (C)1990,JPO&Japio



② 公 開 特 許 公 報 (A) 平2-159047

fint. Cl.

識別記号

庁内整理番号

❸公開 平成2年(1990)6月19日

'H 01 L 21/60 H 05 K 3/34 311 S

6918-5F 6736-5E

審査請求 未請求 請求項の数 1 (全4頁)

公発明の名称 2

フラツクスレス接合方法

@特 頭 昭63-314150

搵

殺

@出 顧 昭63(1988)12月13日

②発明者 中西

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 山田

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

- 173

砂発明者 柄澤 一 明

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一

明 福 書

1. 発明の名称

フラックスレス接合方法

2. 特許請求の範囲

室温以下で動作させる半導体等の部品のはんだ付けにおいて、接合しようとする2つの部品のそれぞれの接合部に、合金化させたときの融点が重温以下となる2種類の金属Aと金属Bを、一方の部品の接合部には金属Aを、他方の部品の接合部には金属Bを付与し、協金属Aと金属Bを被接合部にて、重温状態で直接相対して突き合わせて溶融合金化させ、該部品の動作温度に冷却する過程で接合部を凝固させることを特徴とするフラックスレス接合方法。

3. 発明の詳細な説明

(概要)

本発明は大型電算機等に使用される半導体部品

やその周辺部品のはんだ付けに関し、

室温状態で部品搭載時にフラックスを全く用いずに接合できることを目的とし。

室温以下で動作させる半導体等の部品のはんだ付けにおいて、接合しようとする2つの部品のそれぞれの接合部に、合金化させたときの融点が宝温以下となる2種類の金属Aと金属Bを、一方の部品の接合部には金属Bを付与し、接金属Aと金属Bを接接合部にて、宝温状態で直接相対して突き合わせて溶融合金化させ、装部品の動作温度に冷却する過程で接合部を最固させるように構成する。

〔農業上の利用分野〕

本発明は大型電算機などに使われる半導体部品 やその周辺部品のはんだ付けに関する。

はんだ付けは通常フラックスを用いて加熱する ことで行うが、フラックス残渣の洗浄が非常に難 しいため、フラックス残渣によるはんだ接合部あ るいは部品そのものに悪影響を及ばす恐れがある。 このため、フラックスを用いないで接合する方 法を開発する必要がある。

(従来の技術)

従来のはんだ付け方法を第4図に示す。

図中、13は部品、14は基板、15ははんだ付け用 メタライズ、16は各種はんだ、17はフラックスで ある。

先す。第4図(a)に示すように、部品13及び 基板14の上にはんだ付け用のメタライズ15を形成 する。

焼いて、第4図(b)に示すように、部品13及び基板14のはんだ付け用メタライズの上に薫着、めっき、ペースト印刷などの方法でPb-Sa系はんだ16を供給し、はんだ表面にフラックス17を塗布する。

次に、第4図(c)に示すように、部品18と基 板14を突き合わせて 200℃前後に加熱し、熔融接 合する。

最後に、第4図(d)に示すように、トリクレ

く用いずに接合する方法を提供することを目的と する。

(課題を解決するための手段)

第1図は、本発明の原理説明図である。

図において、1は部品、2は基板:3ははんだ付け用メタライズ、4及び5は合金化すると融点が室温以下になる2種の金属である。6は合金で

第1図(a)に示すように、部品1の接合部に 形成したはんだ付け用メタライズ3の上に金属A 4を、又、基板2の接合部に形成したはんだ付け 用メタライズ3の上に金属B5を付ける。

次に、第1図(b)に示すように、邸品1と基板2の2種の合金系金属A4と金属B5が相対する位置で突きあわせ、軽く圧力を掛ける。

すると、第1図(c)に示すように、2種の合金系金属A4と金属B5の接触部の境界付近で拡 数が始まり、はんだ溶散する。

これを低温域中に置いて凝固させれば、合金6

ンなどの控制で全体の洗浄を行う。

ところが、小さな隙間などに入り込んだフラックス残渣を取り除くことは非常に困難であり、この残存したフラックス成分によるはんだ接合部や 部品そのものへの感影響が懸念される。

フラックスは部品表面の酸化膜を除去し、表面を酸化性雰囲気から被理する目的で、電子部品ではロジン系のものが広く使われているが、トリクレンなどの有機溶剤で洗浄した場合に、主要活性成分であるアミノ酸塩などのイオン性物質が溶け難く、部品や基板上に残ってしまう。

[発明が解決しようとする課題]

したがって、フラックスは部品や基板上に残渣として残った場合、水分などの影響により、イオン性物質が解離して、部品や基板の腐食、或いは電気組織破壊を起こして、部品の動作不良等の問題を生じていた。

本発明は、このフラックスによる悪影響を除く ために、玄温状態で部品搭載時にフラックスを全

となり、はんだの接合が完了する。

(作用)

本発明では、第1図(b)に示したように、合金の融点が変温以下になる2種類の金属AとBを突き合わせ、軽く圧力を加えるようにして、合金を作るようにしている。

従って、半導体部品の接合部にこの2種類の金属を使用すれば、部品の動作温度に冷却する過程で接合部を範囲して接合でき、又、作動中も室温状態に戻すことにより、はんだ接合部の金属疲労を取り除き、接合部の劣化を防止できる。

更に、フラックスを使用しないため、フラック ス残渣による接合部の損傷がなく、値観性が向上 オス----

(実施例)

第2図は本発明の一実施例の工程順以明図である。

図において、7はシリコンチップ、8はアルミ

特開平2-159047(3)

ナ基板。 9 ははんだ付け用にメタライズした金 (Au)。 10はインジウム(In)。 11はガリウム(Ga)。 12はインジウム・ガリウム合金である。

ここでは、合金化して融点が窒温以下になる金属として、InとGaを使用した。

先ず、第2図(a)で示すように、シリコンチップでとアルミナ基板8の双方の鍵子領域にはんだ付け用メタライズとしてAu9を 1,000人の厚さに落着し、その上にIn10を 100μの厚さに落着する。

次に、アルミナ基板8の嫡子領域の1a10の上に、 業者した!aと同一サイズで厚さが1mmのGa片11を 鋭せる。

この場合に、シリコンチップ?とアルミナ茲板8の双方の漢子領域のAu 9の上に落着したin10の設置は、Ga片11とIn10の合計量の容積比で約17%。重量比で約24%となり、第3図に示したインジウム・ガリウム会相図で表されるように、合金化した状態の場合には、20℃において溶散状態となっている。

第4図ははんだ付けの従来例の説明図である。

図において、

- 1 は部品。
- 2 は基板.
- 3 ははんだ付け用メタライズ.
- 4 は金属A.
- 5 は金属B,
- 6 は合金
- 7 はシリコンチップ.
- 8 はアルミナ基板,
- 9 は金.
- 10はインジウム。
- 11はガリウム。
- 12はインジウム・ガリウム合金 である。

代理人 弁理士 井桁貞一



従って、第2図(b)に示すように、アルミナ 基板8の端子領域上に載せたGa片11の上に、シリコンチップ7のIn側を下にして、In10とGal1を突 8合わせ、軽く20~100m/cdの圧力を加えると、第2図(c)に示すように、Ia10とGal1が溶散してInGa合金12となり、これを0℃で5分間放置すると、義図して溶融接合が完了する。

(発明の効果)


以上説明したように、本発明によれば。はんだ付けの際にフラックスを用いないため、フラックス成分による腐食や絶縁破壊などの膨影響が生じない。又、温度を掛けなくて済み、部品の動作中にはんだ接合部が受けた金属疲労も変温に戻せば完全に国復される等の効果がある。

4、 図面の簡単な説明


第1団は本発明の原理説明団.

第2図は本発明の1実施例の工程順説明図。


第3回はインジウム・ガリウム金相図。



本発明の原理説明図 第 1 図



第 2 図



インジウム・ガリウム食相図

第 3 図

